Verilog用什麼軟體寫?code blocks行嗎?

時間 2022-01-21 07:39:38

1樓:阿西吧

ise,vivado,quartus ii等等

2樓:馬克

多數人用vim

老派矽工用emacs

掏錢買license的用ultraedit喜歡玩花的,會搭個eclipse的整合環境

3樓:Tttt

SDK用vivado,編輯器選乙個你喜歡的,我用的是notepad++

4樓:森森Tech

可以,還可以用sublime和VS Code ,簡易使用自己舒服的編寫軟體。

5樓:

VS Code還是很爽的,搭配外掛程式TerosHDL可以一鍵生成例化模板,智慧型補全,注釋寫的好的話,生成的說明文件也會省力很多。TerosHDL相當於乙個小IDE,雖然經常奔潰,還是挺好用的。

TerosHDL - Visual Studio Marketplace

其他外掛程式我也裝了一些,日常寫的時候也沒有特別注意到用的是哪個。哈哈挑安裝量大的全裝上就完了。

6樓:EagIe

Xilinx公司的Vivado軟體。

7樓:JesseJee

竟然沒有人說用source insight,難道我是個異類?

8樓:矽農

9樓:HellowDay

sublime text

Windows端ubuntu端都好用的不得了

10樓:周小強強

都可以,用記事本也可以寫^ - ^

11樓:王牛牛

建議使用notepad++或者subline text。

12樓:王逸倫

只是一種語言。。用記事本都可以。如果是專案開發,根據fpga晶元廠家有不同的開發工具。

13樓:三十六路闢水劍

ultraedit或者notepad都可以

為什麼寫verilog的時候完全用不到數字積體電路書上學到的時序,路徑等等複雜的內容,只是描述功能

噠噠 私以為可能是你寫的verilog還不夠複雜吧 如果是組合邏輯和簡單的時序邏輯,確實就是在描述功能,簡單的時序在開發人員不經意間就實現了。如果是稍微複雜一點了,涉及到了多路並行和流水線,不同部分的時序協同是非常縝密的,需要非常認真。 Miracle 我覺得是對於一般的FPGA設計,時序滿足要求即...

寫c語言用什麼軟體比較好啊?

皮皮關 windows平台搭建c語言環境是個不大不小的問題。其它答主提供了很多方案,要麼需要看一些資料 花時間設定 比如vs code 要麼軟體太大,用著不方便 比如 VS2019 由於問這種問題的都是初學者,不宜推薦複雜的方法,很容易勸退。思來想去還是最推薦Dev C 它是使用起來最簡單的C C ...

你們寫軟體的時候都是用什麼神奇的IDE?

使用類IDE體驗,neovim 各種外掛程式的組合方式,喜歡高度可定製的,大部分時間是在寫指令碼,自己配置後功能夠用,不過vscode也用過幾個星期,確實很強大,不過還是喜歡neovim David Gao 算不上IDE 主要工作寫JS,Erlang,Lisp和OCaml,當然可選的就是Emacs和...